pcb集成电路铜制程常见缺陷的技术分析
当集成电路芯片持续往轻、薄、短、小及高密度方向发展时，对缺陷的容忍度也相对降低，随着集成电路器件密集度的提高，单位芯片的面积也越来越小，原本不会影响良率的缺陷却变成了良率的致命杀手．因此，要得到较高的良率必须设法降低缺陷的密度．
当技术节点达到0.13μm及以下时，铜以其具有较小的电阻及较好的电迁移性质逐渐取代铝作为连线材料引．由于铜的难蚀刻，所以不能采用传统的铝制程的刻蚀工艺，而是采用“大马士革”工艺，采用先挖槽后填孔的方法制备互连线．这种方法是采用电化学沉积的方法，在导电的沟槽基底上填铜．虽然铜的电镀工艺已经有几百年的历史，但电化学沉积用于芯片制造业的时间并不太长，其中的难点之一是缺陷的控制．本文首先简单介绍缺陷的常识和集成电路铜制程后道工艺流程及电镀过程步骤，然后对电镀铜工艺流程中的典型缺陷做一下分析，并对缺陷产生的原因和解决方法进行讨论．
芯片制造过程缺陷基本常识
缺陷的含义
凡是晶圆上存在的有形污染与不完美 ，统称为缺陷，包括 ：
（1） […]
